PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-190983

(43)Date of publication of application: 25.08.1986

(51)Int.CI.

H01L 29/78

(21)Application number: 60-030342

(71)Applicant: HITACHI LTD

(22)Date of filing:

20.02.1985 (72)Inver

(72)Inventor: OKUYAMA KOSUKE


KATSUTO HISAO


(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE


(57)Abstract:

PURPOSE: To inhibit a creeping to a channel forming region, and to suppress the variation of the threshold voltage of a MISFET by forming a LDD section to a gate electrode in a self-alignment manner and shaping a semiconductor region to the side section of a mask for introducing an impurity formed to the side section of the gate electrode in the self-alignment manner to the gate electrode.

CONSTITUTION: A P-type impurity is introduced to the main surface section of a semiconductor substrate 1 in the lower section of a semiconductor region 5 in both side sections of a conductive layer 4 by using masks 6 for introducing the impurity shaped to both side sections of the conductive layer 4 after a process in which the semiconductor region 5 is formed, thus shaping P+ type semiconductor regions 7. An N-type impurity is introduced to the main surface section of the semiconductor substrate 1 in both side sections of the conductive layer 4 by employing masks 8 for introducing the impurity formed to both side sections of the masks 6 for introducing the impurity, thus shaping N+ type semiconductor regions 9. Since the s miconductor regions 7 in the lower sections of the semiconductor regions 5 as LDD sections are constituted by the masks 6 for introducing the impurity, a creeping to a channel forming region can be inhibited, thus suppressing the variation of the threshold voltage of a MISFET.







LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

19日本国特許庁(JP)

10 特許出願公開

四公開特許公報(A)

昭61 - 190983

@Int_Cl_4

識別記号

厅内整理番号

❷公開 昭和61年(1986)8月25日

H 01 L 29/78

8422-5F

審査請求 未請求 発明の数 1 (全7頁)

9発明の名称 半導体集積回路装置

> ②特 昭60-30342

❷出 願 昭60(1985)2月20日

⑫発 明 者 Ш 者

祐

小平市上水本町1450番地 株式会社日立製作所武蔵工場内

①出 頭

人

明

⑫発

30代 理

藤 久 郎

弁理士 小川

小平市上朱本町1450番地 株式会社日立製作所武蔵工場内 東京都千代田区神田駿河台4丁目6番地

株式会社日立製作所

外1名

明福書

発明の名称 半導体集積回路装置 特許請求の額囲

1. ソース領域又はドレイン領域として使用され る第1導電型の第1の半導体領域とチャネル形成 領域との間に、第1の半導体領域と同一導電型で 電気的に接続され、かつ、第1の半導体領域より も不純物濃度が低い第2の半導体領域を設け、故 第2の半導体領域の下部に、第2導電型の第3の 半導体領域を設けて構成されたMISFETを有 する半導体集積回路装置であって、前記第2の半 導体領域を、ゲート選帳に対して自己雙合で設け 前記第3の半導体領域を、ゲート電極の側部に設 けた不純物導入用マスクを用いて、前記ゲート電 極に対して自己整合で設けてなることを特徴とす る半導体集積同路装団。

2.前記第1の不純物導入用マスクは、導電層で 構成されてなることを特徴とする特許請求の範囲 第1項に記載の半導体集積回路装置。

3 前記第1の不頼物導入用マスクは、導電別又

は絶縁膜で構成され、第2の不補物導入用マスク は、絶牀膜で構成されてなることを特徴とする特 許請求の範囲第1項に記載の半導体集積回路装置。 4.前記第2の半導体領域と第3の半導体領域と の介在部に、第1の半導体領域及び第2の半導体 領域と同一導電型で電気的に接続され、かつ、第 2の半導体領域よりも不納物濃度が高い第4の半 導体領域を設けてなることを特徴とする特許請求 の範囲第1項に記載の半導体集積回路装置。 発明の詳細な説明

[技術分野]

本発明は、半導体集積回路装置に関するもので あり、特に、MISFETを有する半導体集積回 路装買に適用して有効な技術に関するものである。 [背景技術]

高巣積化の傾向にある半導体集積回路装置にお いて、MISFETは、ドレイン領域近傍の電界 強度を緩和し、ホットキャリアの発生によるしき い領理圧(Vヒh)の変動を抑制する必要がある。そ こで、ドレイン領域近仍の世界液度を現和するた

特開昭61-190983 (2)

めに、特に、ロチャネルMISFETは、LDD (Lightly Doped Drain) 構造を採用している。これは、ドレイン領域とチャネル形成領域との間に、ドレイン領域と同一導電型で電気的に接続されかつそれよりも不純物濃度の低い半導体領域(LDD部)を設けたものである。このLDD部によって、ドレイン領域とチャネル形成領域との不純物濃度勾配を緩やかなものにしている。

また、LDD部は、ドレイン領域よりも不純物 濃度が低いので、チャネル形成領域への回り込み が小さく、短チャネル化に適している。

しかしながら、さらに高集積化が適度し、チャーネル長が0.8 [μ m] 程度以下になると、ソース 前域とドレイン領域との間に、それぞれの空乏領域の結合によるパンチスルーが発生し易くなる。 そこで、LDD構造のMISFETは、ソース領 は又はドレイン領域と高い不確物濃度のpn接合 が、は、サースのは、反対導電型(p型)の半導体領域をLDD部の下部に設けることが提案されている。これによって、ソース領域又はドレイン ーによるリーク電波を抑制している。 前記しDD部とその下部の半導体領域は、ゲート電極を不純物導入用マスクとして用い、イオン

領域からの空泛領域の伸びを抑制し、パンチスル

ト選権を不純物導入用でスクとして用い、イオン 注入技術で「型及び」型の不純物を導入し、数不 純物に引き伸し拡散を施して形成している。

しかしながら、n型に比べてp型の不純物の拡散速度が速いために、前記p型の半導体領域がチャネル形成領域に回り込み、LDD構造のMIS FETのしきい質質圧の制御が困難になる。

なお、LDD部の下部に反対導電型の半導体領域が設けられたLDD構造のMISFETを有する半導体袋積回路装置は、例えば、IEDM 82 29.6 「A HALF MICRON MOSFET USING DOBLE INPLANTED LDD」p718~p721に記載されている。

[発明の目的]

本発明の日的は、MISFETのしきい笹電圧の制御を容易にし、かつソース領域又はドレイン 領域からの空乏領域の伸びを抑制し、パンチスルーによるリーク電流を抑制することが可能な技術

を促供することにある。

本 免明の前記ならびにその他の目的と新規な特徴は、本明観音の記述及び适付図面によって明らかになるであろう。

[免明の概要]

...

本類において関示される発明のうち、代表的な ものの概要を簡単に説明すれば、下記のとおりで ある。

すなわち、LDD部の下部に反対導電型の半導体組成を設けたLDD構造のMISFETを有する半導体集積回路装取において、前記LDD部の下部に集積が集積が重要では、前記LDD部では、前に関する。サート電極の側部に設けた第1の不過では、サート電極に対して自己では、サートな極に対して自己性合では成ける。

これによって、チャネル形成領域への前記半導 体領域の回り込みを抑制することができるので、 MISFETのしきい値電圧の変動を抑制し、か つパンチスルーによるリーク電波を抑制すること ができる。

以下、本発明の構成について、実施例とともに設明する。

[実施例]]

第1図は、本発明の実施例1を説明するための MISFETを有する半導体集積回路装置の奨部 断面図である。

なお、実施例の全図において、同一機能を有するものは同一符号を付け、そのくり返しの説明は 省略する。

第1回において、1は「型の半導体基板である。 2はフィールド絶縁膜であり、半導体素子間と なる半導体基板1の主面上部に設けられている。 フィールド絶縁膜2は、半導体素子間を電気的に 分離するように構成されている。また、フィール ド絶縁膜2の下部の半導体基板1の主面部に、p 型のチャネルストッパ領域を設けてもよい。

3は絶縁膜であり、半導体素子形成領域の半導

特開昭61-190983 (3)

体は板1の主面上部に設けられている。絶縁膜3は、主として、MISFETのゲート絶縁膜を構成するようになっている。

4は導電層であり、絶縁膜3の所定の上部に設けられている。導電層4は、主として、MISF ETのゲート電板を構成するようになっている。

5は「型の半導体領域(LDD部)であり、導電暦4の両側部の半導体基板1の主面部に設けられている。半導体領域5は、LDD構造のMISFETを構成するようになっている。半導体領域5は、導電暦4に対して自己整合で構成されている。

半導体領域5は、実質的なドレイン領域とチャネル形成領域とのpn接合部分の不純物濃度勾配を類和し、も界強度を類和するように構成されている。これによって、ホットキャリアの発生を抑制し、MISFETの経時的なしきい慎電圧の変動を抑制することができる。

6 は不純物源入用マスクであり、導電層4の両側部に、そして半導体領域5の上部に絶縁膜3を

ドレイン領域と半導体基板Iとのpn接合部から 半導体基板I(チャネル形成領域)に形成される 空之領域の伸びを抑制するように構成されている。 すなわち、ソース領域とドレイン領域との間のパ ンチスルーを抑制するように構成されている。こ れによって、チャネル及を短縮することができる ので、MISFETの短チャネル化を図ることが できる。

半週体領域では、チャネル形成領域に対して、 導電層4よりも外側に設けられた不純物導入用マ スク6を用い、導電層4に対して自己整合で構成 される。これによって、n型に比べて拡散版では、 半週体領域5をつつむように構成されるが、チャ ネル形成領域への回り込みを抑制することががかい あ。すなわち、MISFETのしきい頻電圧の変 動を抑制し、半週体集積回路装置の電気的特性の 劣化を抑制することができる。

8は不純物導入用マスクであり、不純物導入用マスク6を介した導電層4の両側部に設けられて

介して設けられている。不純物導入用マスク6は、 半導体領域5の下部に設けられる半導体領域を規 定するようになっている。

不純物選入川マスク6は、海電暦4と電気に接続された海電暦によって構成してあり、半導体の 域5・絶縁酸3とともに構成されるMIS構立 なっている。 する はなっている。 する はないので、 神電暦4に所定の電位が印加されると、 では 毎年 は 一 の で で と の が で まな は は と ドレイン 領域と ドレイン 領域と の 間の 田 速 の 正 の な な の は で 変 の 医 で 変 の で で 変 の と が で きる。 ことが で きる。 ことが で きる。 ことが で きる。 ことが できる。 ことが できる。

なお、不純物導入用マスク6としては、絶縁物例えば酸化シリコン膜、窒化シリコン膜等を用いて形成したものを用いることも可能である。

7は『型の半導体領域であり、半導体領域5の 下部の半導体基板1の主面部に設けられている。 半導体領域7は、MISFETのソース領域又は

いる。不純物源入用マスク8は、MISFETの 実質的なソース領域又はドレイン領域を、導電層 4に対して自己整合で構成するようになっている。 不純物導入用マスク8は、絶縁際によって構成する。

9は『型の半導体領域であり、不知物導入用マスク6,8を介した導電層4の両側部の半導体基板1の主面部に設けられている。半導体領域9は、MISFETの実質的なソース領域又はドレイン領域を構成するようになっている。ドレイン領域となる半導体領域9は、前記しDD部となる半導体領域5と電気的に接続されており、数半導体域5よりも高い不輔物濃度で構成されている。

MISFETは、半導体基板1、絶縁限3、導電層4、ソース領域又はドレイン領域となる半導体領域9、LDD部となる半導体領域5及びソース領域とドレイン領域との間のパンチスルーを抑制する半導体領域7によって構成されている。

10は半導体素子を関うように設けられた絶縁 限、11は所定の半導体領域9の上部の絶縁膜3,





特開昭61-190983 (4)

10を除去して設けられた接続孔である。

Control of the Contro

(3)

12は導電層であり、接続孔11を通して所定の半導体強減9と電気的に接続するように、絶縁膜10の所定上部を延在して設けられている。

次に、本実施例の具体的な製造方法について、 簡単に説明する。

第2回乃至第4回は、本発明の実施例1の製造方法を説明するための各製造工程におけるM1SFETを有する半導体集積回路装置の奨部断面図である。

まず、半導体基板1に、フィールド絶験限2及び絶験限3を形成する。

次に、導電層4の両側部の半導体基板1の主面部に n 型の不動物を導入し、第2図に示すように、 n 型の半導体領域5を形成する。半導体領域5は、

そして、不執物導入用マスク8を用い、導電符4の両側部の半導体基板1の定面部に n型の不純物を導入し、第4回に示すように、n型の半導体領域9を形成する。半導体領域9は、例えば、イオン注入技術で導入したヒ素イオンに引き伸し拡散を施して形成する。

第4図に示す半導体領域9を形成する工程の後に、 絶縁膜10、接続孔11及び導電層12を形成することによって、本実施例の半導体集積回路 装置は完成する。

以上設明したように、本実施例」によれば、し DD部となる半導体領域5の下部の半導体領域5 を、不純物導入用マスク6で構成することにはなっ て、チャネル形成領域への回り込みを抑制することができる。これによって、半 導体災役回路装置の電気的特性の劣化を抑制することができる。

また、LDD部となる半週体領域5の上部に、 絶縁膜3を介して導電層4と電気的に揺続された 例えば、導電層4及びフィールド絶縁膜2を不純物源入用マスクとして用い、イオン注入技術で導入したリンイオンに引き伸し拡散を施して形成する。

第2図に示す半導体領域5を形成する工程の後に、導電層4の関係部に不純物導入用マスク6を 形成する。不純物導入用マスク6は、例えば、C V D技術で形成した多結晶シリコン膜に、異方性 エッチング技術を施して形成する。

そして、不純物源入用マスク6を用い、運電層4の両側部の半導体領域5の下部の半導体集板1 の主面部にp型の不輔物を導入し、第3回に示すように、p型の半導体領域7を形成する。半導体領域7は、例えば、イオン注入技術で導入したポロンイオンに引き伸し拡散を施して形成する。

第3 図に示す半導体領域フを形成する工程の技に、不純物導入用マスク6の両側部に、不純物導入用マスク8 を形成する。不純物導入用マスク8 は、例えば、C V D 技術で形成した酸化シリコン膜に、異方性エッチング技術を適して形成する。

運電性の不純物源入用マスクを設けたことによって、その主面部に反転別が形成されるので、半導体領域5の抵抗額を低減することができる。これによって、ソース領域又はドレイン領域となる半 導体領域9間の相互コンダクタンスを向上することができるので、半導体集役回路装置の動作速度 の高速化を図ることができる。

[実施例』]

本実施例』は、LDD構造のMISFETの相互コンダクタンスの低下を抑制する他の例について説明するものである。

第5図は、本発明の実施例目を説明するための MISFETを有する半導体集積回路装置の奨部 断面図である。

第5回において、13はn型の半導体領域であり、半導体領域5と半導体領域7との介在部の半導体基板1の主面部に、半導体領域5及び半導体領域9と電気的に接続されて設けられている。半導体領域13は、LDD部となる半導体領域5の一部にีが、半導体領域9間に流れる電流経路を

特開昭61-190983 (5)

調成するようになっている。これによって、半導体領域 9 間に流れる電波が、半導体領域 5 の一部に替り、それよりも抵抗値の小さな半導体領域 1 3 を汲れるので、相互コンダクタンスの低下を抑制することができる。すなわち、半導体集積回路装置の動作速度の高速化を図ることができる。

次に、本実施例 I の具体的な製造方法について 説明する。

第6回は、本発明の実施例 I の製造方法を説明するための所定の製造工程におけるMISFETを有する半導体集積回路装置の奨部断面図である。

前記実施例Iの半導体領域5を形成する工程の 後に、不純物導入用マスク6を形成する。この不 純物導入用マスク6は、導電層又は絶縁膜で形成 すればよい。

この後、不頼物導入用マスク6を用い、半導体 基板1の主面部に「型及び「型の不純物を導入し、 第6回に示すように、半導体領域で、13を形成 する。

第6回に示す半導体領域7、13を形成する工

程の故に、前記実施例1の第3図に示す工程以後 の工程を施すことによって、本実施例の半導体集 様回路装置は完成する。

以上説明したように、本実施例 II によれば、前記実施例 I と略同様の効果を得ることができる。

また、半導体領域9間に流れる電流経路を、半 導体領域5の一部に替て抵抗値の小さな半導体領域13で構成することによって、MISFETの 相互コンダクタンスを向上することができる。 「効果」

以上説明したように、本顧において開示された *新規な技術によれば、以下に述べる効果を得ることができる。

(1) LDD部の下部に反対導電型の半導体領域を設けたLDD構造のMISFETを有する半導体集積回路装置において、前記LDD部をゲート電極に対して自己整合で設け、前記半導体領域を、ゲート電極の側部に設けた不純物導入用マスクの側部に、ゲート電極に対して自己整合で設けたことによって、チャネル形成領域への回り込みを抑

刺することができるので、MISFETのしきい 顕電圧の変動を抑制することができる。

- (2)前記 (1) により、MISFETのしきい 短電圧の変動を抑制しながらパンチスルーによる リーク電波を抑制するすることができる。
- (3)前記不純物導入用マスクをゲート電極と電気的に接続された溝道層で構成することにより、 その上面部に反転層を形成することができるので、 前記しDD部の抵抗値を低減することができる。
- (4) 前記(3) により、ソース領域とドレイン 領域との間の相互コンダクタンスを向上すること ができるので、半導体集積回路装置の動作速度の 高速化を図ることができる。
- (5) 前記しDD部と半導体領域との介在部に、 しDD部とソース領域又はドレイン領域と電気的 に接続し、かつしDD部よりも高い不純物濃度の 半導体領域を電波経路として設けることによって、 ソース領域とドレイン領域との間の相互コンダク タンスを向上することができる。
- (6) 前記(5)により、半導体集群回路装置の

動作速度の高速化を図ることができる。

以上、本発明者によってなされた発明を、前記実施例にもとずき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その委旨を逸殷しない範囲において、種々変形し得ることは勿論である。

例えば、前記実施例は、MISFETのソース 領域又はドレイン領域とLDD部の下部の反対導 電型の半導体領域とを別の製造工程で形成したが、 同一の不純物導入用マスクを用い、同一の製造工 程で形成してもよい。

図面の簡単な説明

第1図は、本発明の実施例1を説明するための MISFETを有する半導体集積回路装置の奨部 断面図、


第2回乃至第4回は、本発明の実施例1の製造 方法を説明するための各製造工程におけるM1S FETを有する半導体集積回路装置の契部斯面図、


第5回は、本発明の実施例目を説明するための MISFETを有する半導体集積回路装置の奨部


特開昭61-190983 (6)

斯帕图。

代理人 弁理士 小川勝男







手 続 補 正 書 (方式)

特許庁長官 殿

事件の表示

昭和 60 年 特許願 第 30342 号

発明の名称

半導体集積回路装置

郁正をする者

||作との関係 特許出願人


x 年 (510)株式至北 日 立 製 作 所


第 4 図

2 7(x*) 3 8 8 4 6 8 9(x*) 2

(P-) 7(P*) S(x*) 5(x*) 7(P*)

 $\{\widehat{z}_{i,j}\}$





代理人

。 オ 〒100 東京都千代田区丸の内一丁目5番1号 株式会社日立物作所内 電気 #80 212-1111 (大代表)

A 上 小 川 勝 男、

近 7. (6850) 市 N 上 /

昭和60年5月28日

施 正 の 対 象 明細書の発明の詳細な説明の機

補 正 の 内 容 別紙の通り

補正命令の日付

160.6.21

特開昭61-190983 (フ)

1. 明細書の第4頁13行目乃至15行目に「IEDM 8229.6「A HALF MICRON MOSFET USING DOBLE INPLANTED LDD」とあるのを、「アイイーディーエム(IEDM)、1982年、29.6「二重イオン打込みされたエルディーディーを用いたハーフミクロンモスエフイーティー(A HALF MICRON MOSFET USING DOUBLE IMPLANTED LDD)」」に補正する。

代理人 弁理士 小川 勝 男 多